吉村 正義 准教授
（京都産業大学コンピュータ理工学部）

LSIにおけるソフトエラーの
耐性評価手法について

　LSIの大規模化、微細化に伴い、ソフトエラーは記憶素子だけでなく論理ゲートにおいても発生し、チップ当たりのソフトエラーの発生確率は増加する傾向にある。ここでソフトエラーの発生はLSIの誤動作となるとは限らず、セルの構造、発生した箇所、論理構造、発生時の状態、発生後の入力などによって決まる。ソフトエラー耐性の評価手法にはLSIを用いた実測による測定もしくはシミュレーションを用いた方法がある。

　今回はこれら二つの耐性評価手法について紹介する。実機による測定は、ソフトエラーの発生確率はさほど高くないため、効率よく実測を行うことが求められる。シミュレーションによる評価手法は精度と処理時間が課題となっている。現状の耐性評価手法がこれらについてどのように取り組んでいるか紹介する。